洞见

回顾:NAND 闪存技术的发展演变

By 2020年10月13日 十月 22nd, 2020 No Comments

对 NAND 存储器的需求不断增长

随着游戏产业和数据中心的蓬勃发展,全球 NAND 市场正呈扩张之势。而由于新冠疫情的爆发,人们更多选择远程办公和在线课程,对数据中心和云服务器的需求随之增长,市场对 NAND 存储器的需求也大幅增加。从移动或便携式固态硬盘到数据中心,从企业固态硬盘再到汽车配件, NAND 闪存的应用领域和使用场景愈发多样化,各种要求也随之出现,常见的譬如更高的读写速度、最大化的存储容量、更低的功耗和更低的成本等等。为了满足这些要求,数据的存储方式和堆叠方法也在不停发展演变。

NAND 闪存的数据存储方法

NAND 闪存是一种通过在氮化硅的内部补集点捕获电子或空穴来存储信息的设备。在这种设备中,工作区和栅极间会留有通道供电流通过硅晶片表面,而根据浮置栅极中存储的电荷类型,便可进行存储编程 (“1”) 和擦除 (“0”) 信息的操作。同时,在一个单元内存储 1 个比特的操作被称为单层单元 (SLC)。氮化硅内部捕获的电子数量与单元晶体管的阈值电压成正比,因此,当俘获大量电子时,即实现了高阈值电压;捕获少量电子会造成低阈值电压。

通过将捕获的电子数量分成三份,并将每份的中间电压施加到单元栅极上,可以检查电流的流通状态,从而确定所捕获的电子数量。在这种情况下,存在四种状态,其中包括擦除状态:这就是 2 比特多层单元 (2 bit-MLC)。2 比特多层单元的这四种状态可以描述为“11”、“10”、“01”和“00”,每个单元可以存储 2 个比特的信息。从定义而言,多层单元指的是一种状态,在这种状态下,一个单元具有多层的 2 个比特或更多比特;然而在本文中,多层单元是相对于单层单元(SLC,Single Level Cell)( 而言的。方便起见,本文将存储 2 个比特信息的多层单元(MLC,Multi Level Cell)称为 2 比特多层单元。

在相同的方法下,若产生八单元状态并存储 3 个比特的信息时,此类状态则被称为三层单元 (TLC,Triple Level Cell);同样,当产生十六单元状态并存储 4 个比特的信息时,则称为四层单元 (QLC, Quadruple Level Cell)。单元状态越密集,一个单元内便可储存更多信息。举例来说,与单层单元(SLC) NAND 闪存相比,四层单元(QLC) NAND 闪存能够以 67.5% 的芯片尺寸存储相同数量的信息;但若想进行更多运行和读取的操作,就要增大单元状态的密度。相应地,由于单元状态之间的空间狭窄,更大的密度会使性能降级并出现读取错误的可能性,从而导致设备寿命缩短。因此,重要的是,首先要根据NAND闪存的应用领域决定是否优先考虑信息量,性能和寿命,然后选择适当的编程方法。

图 1. 多层单元单元状态

下载图片

图 2. 芯片尺寸随单元层数而减小

下载图片

3D/4D-NAND 与 NAND 闪存行业的发展趋势

当前,NAND 闪存正在从 2D 发展到 3D 和 4D。对于 2D-NAND,如果在同一区域实现更多的单元数量,形成更小的工作区和栅级,便能增大存储容量。直至 2010 年初,2D-NAND 中的扩展一直是这项技术的主要焦点所在;然而,由于精细图案结构的限制,且储存数据会随时间推移而丢失导致使用寿命缩短,该技术已无法再实现扩展。因此,3D-NAND逐渐取而代之,成为业界关注焦点,现在所有 NAND 制造商都在开发和制造 3D-NAND 产品。

在 3D-NAND 的结构中,存储容量会随着三维叠层中堆叠层数的增加而变大。3D-NAND 使用了堆叠多层氮氧化物的方法,形成一个被称为“塞子”的垂直深孔,在其中形成一个由氧化物-氮化物-氧化物制成的存储设备。通过这种方法,仅需少量工艺即可同时形成大量单元。在 3D-NAND 中,电流通过位于圆柱单元中心的多晶硅通道,便能根据存储在氮化硅中的电荷类型实现存储编程和擦除信息。虽然2D-NAND 技术发展的目标是实现形成较小的单元, 3D-NAND 的核心技术却是实现更多层数的三维堆叠。

近年来,为了在 3D-NAND 的基础上进一步增大存储容量,SK 海力士开发了 4D-NAND技术,使得芯片尺寸进一步缩小。4D-NAND 在 3D-NAND 单元下方形成外围电路,减少了外围电路所占的面积,从而实现存储容量的最大化并降低 NAND 闪存的成本。经过几代技术的发展,当前的半导体行业已实现了用更多层数存储更多信息,包括 SK 海力士在内的业界领先企业完成了多达 128 层的产品开发和投产准备,甚至正在研发更多层的产品设备。

图 3. 2D-NAND 与 3D-NAND 的比较

下载图片

SK 海力士 在 NAND 闪存技术的进取

SK 海力士在业内首创了一款新型 4D-NAND 平台,通过在 96 层 (即第五代 3D NAND) 中利用单元下外围 (PUC) 技术,在单元下方形成外围电路,实现了存储容量的最大化。此外,SK 海力士还利用同一平台开发了业界首款第六代 128 层产品,展示了其在 4D-NAND 方面的技术实力及其技术平台 (Tech Platform)的有效战略。

与之前的产品相比,SK 海力士的第六代 128 层 NAND 闪存增加了33%的层数,从而使工作效率提升了 40%。在PUC技术的助力下,通过平面交错技术,NAND闪存的随机读取性能得到了大幅提升,且芯片面积也没有受到影响。此外,与现有产品相比,第六代 128 层 NAND 闪存的功耗也降低了超30% 。

在此背景下,技术平台 (Tech Platform) 战略应运而生。尽管这一战略旨在通过增加层数来增大容量,但由于沿用了相同的结构和技术,因此能最大限度地缩短开发时间和减少投资成本。换言之,这一战略对 4D-NAND 而言效果最佳,因为 4D-NAND 正是通过保持相同的单元尺寸但增加层数来实现容量的拓展。通过这一战略,SK 海力士正在加速开发第七代及其后续产品,维持在 NAND 闪存领域的技术领先地位,。

图 4. 从 2D 发展到 4D-NAND 的概念图

下载图片

图 5. 128 层 1Tb 三层单元 NAND 闪存

下载图片

NAND 闪存的迅猛增长

NAND 闪存在包括移动和数据中心在内的服务器领域呈现出迅猛增长的态势。为了应对增长,该技术已从 2D NAND 发展到 3D-NAND,随后又升级到 4D-NAND。如今,我们正在开发用于 NAND 闪存的多项科技,致力于增大存储容量、加快写入和读取速度、减小功耗并降低成本。作为 4D-NAND 技术的领军开发商,SK 海力士将在未来保持行业发展的领先地位,以高性能、低功耗的 NAND 闪存为客户提供更佳体验。


吴尚炫 Fellow(研究院)撰写

Head of NAND Platform Manangemet at SK hynix Inc.

// // wechat qr 현재 URL 로 변경 // https://github.com/mkdynamic/jquery-popupwindow /*! * Display popup window. * * Requires: jQuery v1.3.2 */ // weibo show