1947年，晶体管正式诞生，电子时代迎来飞速发展。在过去的75年中，晶体管技术最明显的变化在于其尺寸实现了从微米级到纳米级的转变。随着硅晶体管稳步集成到设备之中，几乎所有类型的电子设备都依赖于它们来进行数据高速存储与计算。
以“晶体管诞生75周年，全球挑战下的新一代设备革新”为主题，第68届IEEE国际电子器件会议于12月3日至7日正式举行。在晶体管发明75周年的契机下，此次大会聚焦芯粒（Chiplet）、量子计算等后摩尔时代下极具发展潜力的话题，再度强调信息技术创新的远鉴1。
回顾发展历程：基于晶体管的芯片沿革
自1947年第一只晶体管正式发明以来，其发展即与人类通信、传播、文化等活动息息相关，更极大程度地推动了全球文明的现代化进程。大部分晶体管同二极管、电阻、电容一同被搭载于芯片上，以制造完整电路。晶体管的“开关”特性自然地赋予其“0”与“1”的运算意义，它以二进制的方法来计算和读取结果，经由复杂的多层组合，最终形成运算电路，在数据计算中发挥至关重要的作用。
图1. 晶体管早期发展的关键节点
截至上世纪60年代末，单个芯片集成的晶体管个数上限仍以百计。而如今，在光刻等芯片制造技术的支持下，指尖上的一颗芯片可容纳的晶体管数量已突破百亿级大关。通过在单位面积内容纳更多的晶体管，芯片的性能显著提升，高性能计算成为可能——诞生于1971年的英特尔4004处理器包含2,300个晶体管，每秒可运算9万次；而在今年的IEDM 2022上，英特尔宣布，将在未来10年内实现万亿级晶体管芯片设计2。与此同时，各类电子产品的设计也受益于此，变得愈发精巧。
在五十余年间，晶体管个数与计算机计算性能呈指数级迅猛上升，这一惊人的发展也并非全然在意料之外。1965年，英特尔创始人之一戈登·摩尔（Gordon Moore）在《以集成电路整合更多器件》（Cramming more components onto integrated circuits）3一文中对未来10年的半导体产业进行预测，称按照最低成本能够达到的复杂度，半导体产品单位面积可容纳的器件数将每年翻一番。其后，在1975年的IEEE国际电子器件会议上，摩尔本人又对这一预测进行修正，认为增长速度会在1980年后逐渐放缓至每两年翻一番。鉴于摩尔定律相对客观且提纲挈领地描绘了行业发展的积极态势，它在业内受到了广泛传播与认可，并被最终援引为：每经过18个月到24个月，集成电路上可以容纳的晶体管数目便会增加一倍，性能也将提升一倍。
图2. 芯片集成晶体管数量发展趋势4
由上图可见，经过五十余年的发展，截止目前，尖端IC芯片晶体管密度的增长仍遵循着摩尔定律的轨迹。但即使如此，近年来关于“摩尔定律还是否有效”的意见与争议始终不绝于耳。戈登·摩尔本人也早在2005年表示，摩尔定律不可能无限持续。
放眼当下的代表性先进芯片，其半导体制程已达5nm，高度接近硅材料的物理极限。材料的物理、化学性能将发生本质性的变化，现行的半导体工艺也将相应失效。原子级别的障碍还极易导致量子效应，令晶体管的特性变得难以控制5。因此，晶体管密度已趋近上限。此外，若进一步缩小芯片尺寸，成本投入也将快速提升，因而摩尔定律的可持续性也在经济角度被否定。
在“摩尔定律已然终结”的论点外，同样值得注意的是：即使摩尔定律延续，单位面积内的晶体管数量保持在每18至24个月内翻一番的增长速度，仅凭这一发展已无法满足人类社会算力需求的爆发式增长。据IDC统计，全球算力需求平均每3.5个月翻一倍6。面对超大规模数据处理的需求，芯片行业发展的关键点已从晶体管密度转移至更为多元的性能增长点。其中，芯片架构的创新成为行业研发环节的重中之重。
求索未来之路：SK海力士的架构创新研发
作为行业先行者，SK海力士在研发过程中始终面向下一代产品，结合具体需求投入创新性技术研发，探索架构改革的多样可能。
图3. SK海力士以架构创新打造下一代存储明星
2014年，SK海力士推出了全球首款HBM DRAM，并于2021年在业内首次成功开发HBM3，其中便应用了硅通孔（TSV，Through Silicon Via）技术。通过在DRAM芯片打上数千个细微孔，并以垂直贯通的电极连接上下芯片，HBM3成功堆叠12层DRAM芯片，且每层高度磨削至 30微米，维持总封装高度不变。
2018年，SK海力士在研发96层NAND闪存时即导入了4D方式，采用电荷捕获型技术（CTF, Charge Trap Flash）和PUC（Peri. Under Cell）技术实现4D架构芯片。相比3D方式，4D架构具有单元面积更小，生产效率更高的优点。基于此，SK海力士在今年全球首次成功研发了238层512Gb TLC 4D NAND闪存，在达到业界最高堆栈层数的同时，实现了全球最小的面积。
在今年全新发布的1anm LPDDR5X DRAM上，SK海力士全球首次在移动端DRAM采用了“HKMG（High-K Metal Gate）”工艺。这一工艺突破了传统微缩技术系统的限制，一层薄薄的高k薄膜可取代晶体管栅极中现有的SiON栅氧化层，以防止泄漏电流和可靠性降低，并通过减小厚度实现持续微缩，从而显著减少泄漏，提升速度。LPDDR5X DRAM利用全新HKMG晶体管构建块的优势，实现大尺度微缩，晶体管性能获得显著提升。
创新是推动半导体行业前行的核心源动力。如果说摩尔定律在过去五十余年的芯片产业发展中起到了穿针引线、驱动引领的作用，那逐步升级、革新的一代又一代半导体产品正持续打破现有产品结构与理念框架，以充分服务于高速增长的数据存储与处理需求。
作为全球领先的半导体供应商，SK海力士始终秉持创新精神，从产品架构与技术理念的革新出发，面向社会需求提供更高速、更稳定的算力供给。后摩尔时代，SK海力士将继续助力行业的蓬勃发展，以创新续写芯片发展的新篇章，以产品与技术优势共创美好未来。
1https://www.ieee-iedm.org/focus-sessions
2hhttp://www.cb.com.cn/index/show/gd/cv/cv1361786421492
3https://newsroom.intel.com/wp-content/uploads/sites/11/2018/05/moores-law-electronics.pdf
4https://en.wikipedia.org/wiki/Transistor_count
5https://www.elecfans.com/article/90/156/2018/0309644976.html
6https://www.thepaper.cn/newsDetail_forward_19508741
